-
1 Code Segment Descriptor Cache
Универсальный русско-английский словарь > Code Segment Descriptor Cache
-
2 Data Segment Descriptor Cache
Универсальный русско-английский словарь > Data Segment Descriptor Cache
-
3 Extra Segment Descriptor Cache
Универсальный русско-английский словарь > Extra Segment Descriptor Cache
-
4 Stack Segment Descriptor Cache
Универсальный русско-английский словарь > Stack Segment Descriptor Cache
-
5 Task State Segment Descriptor Cache
Универсальный русско-английский словарь > Task State Segment Descriptor Cache
-
6 Global Descriptor Table Register Cache
Information technology: GDTRC (GDT, Intel, CPU)Универсальный русско-английский словарь > Global Descriptor Table Register Cache
-
7 Interrupt Descriptor Table Register Cache
Information technology: IDTRC (IDT, CPU, Intel)Универсальный русско-английский словарь > Interrupt Descriptor Table Register Cache
-
8 Local Descriptor Table Register Cache
Information technology: LDTRC (LDT, Intel, CPU)Универсальный русско-английский словарь > Local Descriptor Table Register Cache
-
9 кэш-память дескриптора
Русско-английский словарь по вычислительной технике и программированию > кэш-память дескриптора
-
10 базовый регистр дескриптора
Русско-английский большой базовый словарь > базовый регистр дескриптора
-
11 дескриптор
Русско-английский словарь по информационным технологиям > дескриптор
-
12 кэш-память
Русско-английский словарь по информационным технологиям > кэш-память
-
13 кэш-память дескриптора
Information technology: descriptor cacheУниверсальный русско-английский словарь > кэш-память дескриптора
-
14 кэш сегментных дескрипторов
Русско-английский словарь по электронике > кэш сегментных дескрипторов
-
15 кэш сегментных дескрипторов
Русско-английский словарь по радиоэлектронике > кэш сегментных дескрипторов
-
16 дескриптор
чcodeword, descriptor; комп. handle, head, tag
См. также в других словарях:
Unreal mode — Unreal mode, also big real mode, huge real mode, or flat real mode, is a variant of real mode (PE=0), in which one or more data segment registers have been loaded with 32 bit addresses and limits. Contrary to its name, it is not a separate… … Wikipedia
LOADALL — is the common name for two different, undocumented machine instructions of Intel 80286 and Intel 80386 processors, which allow access to areas normally outside of the IA 32 API scope, like descriptor cache registers . The LOADALL for 286… … Wikipedia
ESDC — Extra Segment Descriptor Cache … Acronyms
SSDC — • Stack Segment Descriptor Cache • System Safety Development Center ( > IEEE Standard Dictionary ) … Acronyms
ESDC — Extra Segment Descriptor Cache … Acronyms von A bis Z
SSDC — [1] Stack Segment Descriptor Cache [2] System Safety Development Center ( > IEEE Standard Dictionary ) … Acronyms von A bis Z
CSDC — abbr. Circuit Switched Digital Capability abbr. Code Segment Descriptor Cache (register) (CS, Intel, CPU) acronym Circuit Switched Digital Capability … United dictionary of abbreviations and acronyms
DSDC — abbr. Data Segment Descriptor Cache (register) (DS, Intel, CPU) … United dictionary of abbreviations and acronyms
ESDC — abbr. Extra Segment Descriptor Cache (register) (ES, Intel, CPU) … United dictionary of abbreviations and acronyms
SSDC — abbr. Stack Segment Descriptor Cache (register) (SS, Intel, CPU) … United dictionary of abbreviations and acronyms
TSSDC — abbr. Task State Segment Descriptor Cache (CPU) … United dictionary of abbreviations and acronyms